Verilog 建模技巧之——低级建模思路.仿顺序操作

Verilog 建模技巧之——低级建模思路.仿顺序操作
Verilog HDL 建模技巧 ：低级建模 仿顺序操作 思路篇 1




http://blog.ednchina.com/akuei2
Verilog HDL 建模技巧 ：低级建模 仿顺序操作 思路篇 2



书语：

“低级建模”是针对入门或者新手提出的一种 “设计思路”。我们知道 FPGA 执行的概念是“并
行”，但是在入门众多的实验中，高达 4 成的实验都是“顺序操作”的执行概念。假设一个比
较经典的例子“流水灯”实验。如果利用单片机设计流水灯的驱动程序，是非常简单，我们
只要，建立延迟函数，移位函数，和一个大循环，就可以实验流水灯效果。

但是换做另一个环境如（CPLD/FPGA）的平台上，实验复杂的流水灯效果。在“并行”概念
上，设计这样一个驱动程式，会使得初学者上力不接下力。我们可以考虑这样一个问题：
“用
什么办法，不失 CPLD/FPGA 的"并行性"，而且还可以轻松实现"顺序操作" ”?

在网上个多的论坛，时常可以看见很多新手求救关于这方面的问题，笔者也是如此，所以笔
者才决定写这本笔记。

还有一种问题，就是编程风格的问题。Verilog HDL 语言对初学者来说，编程风格是最一个大
难题的。有这样冷笑话流传在新手之间流传：“ 如果一个新手写十个驱动程式，会超过 10 个
不同的编程风格 ”。这也难怪的，要建立一个编程风格真的不简单，即使是写了多年经验，
也不见得会有编程风格。然而低级建模有固定的模板格式，可以帮助新手们建立 “风格”的
概念。

除此之外，“低级建模”对“仿顺序操作”是简洁的，不同于一般的编程，滥用了“状