资料介绍
电源技术论文
动态时钟配置下的SoC低功耗管理
摘要：随着芯片集成度的提高，对一些功能复杂的系统芯片功耗的管理，已经引起大家
越来越多的重视，如何控制好SoC的功耗将成为芯片能否成功的重要因素。本文提出一种
通过动态管理时钟的策略，达到降低整个SoC芯片功耗的目的；同时，分析动态管理时钟
方案中可能会出现的一些问题，并给出解决方案。
关键词：系统芯片 毛刺 AMBA 总线 时滞
引 言
随着集成电路技术的飞速发展和对消费类电子产品——特别是便携式（移动）面向客户
的电子产品的需求，推动了SoC（System on
Chip）的飞速发展，也给人们提出了许多新的课题[1]。对于电池驱动的SoC芯片，已不
能再只考虑它优化空间的两个方面——速度（performance）和面积（cost），而必须要注
意它已经表现出来的且变得越来越重要的第三个方面——功耗[1]，这样才能延长电池的寿
命和电子产品的运行时间。
图1
SoC中CMOS电路功耗有：一是静态功耗，主要是由静电流、漏电流等因素造成的；二
是动态功耗，主要是由电路中信号变换时造成的瞬态开路电流（crowbar
current）和负载电流（load
current）等因素造成的[2]，它是SoC芯片中功耗的主要来源[3]。因此，解决好SoC中的
动态功耗是降低整个SoC芯片功耗的关键。本文后面所提到的功耗就是指SoC芯片中的动
态功耗。
如何降低SoC中的功耗，从不同的层面分析会得出不同的解决方案。从芯片的系统级
（architecture）角度考虑，有低功耗总线设计、低功耗存储系统设计、低功耗时钟网
络设计、开发系统的休息模式、时钟门控等技术；从芯片的行为级（RTL）角度考虑，有
信号门控、预前计算、操作数分离、状态机优化、并行和流水结构等技术；从芯片的门
级（gate）角度考虑，有缓冲插入、提取因子、单元缩放、
我要上传