首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 汽车电子 > 如何实现 Gen3_Gen4 接收端链路均衡测试(理论篇)

如何实现 Gen3_Gen4 接收端链路均衡测试(理论篇)

资料介绍
PCIe 接口自从被推出以来,已经成为了 PC 和 Server上最重要的接口。为了更高了数据吞吐率,PCI-SIG组 织 于 2010 年 推 出 了 PCIe 3.0, 数 据 速 率 达 到 了8GT/s;于 2017 年推出了 PCIe 4.0,数据速率达到了 16GT/s。PCIe 3.0 已 经 是 PC 上 的 标 配 接 口; 而PCIe 4.0 目前仍处于高端 Server 上,在 PC 上也在开始普及。
但是随着速率的翻倍,为了在 PCIe 3.0 和 4.0 中仍然使用普通的 FR4 板材以及廉价的接插件,PCI-SIG组织对规范做了改进。
通过这两方面的改进,PCI-SIG 组织实现了在速率翻倍的同时,仍能保持使用普通的 FR4 板材和廉价接插件。本应用笔记就聚焦于 PCIe 3.0 和 4.0 中的动态均衡技术,介绍其原理、实现及其相关的一致性测试。这样一种动态均衡技术,在 spec 中被称作“LinkEqualization”(链路均衡,简称为 LEQ)。
本系列文档包含包含理论篇和实践篇两个部分。理论篇主要介绍 PCIe 3.0/4.0 的链路均衡的工作原理。实践篇则侧重于对链路均衡的测试和调试。
如何实现 Gen3_Gen4 接收端链路均衡测试(理论篇)
本地下载

评论