资料介绍
FPGA多年学习总结
一个FPGA高手的总结
思想：
设计方面：总体方案主要是涉及模块划分，一级模块和二级模块的接口信号和时序
验证方面：采用总线功能模型的验证方式。目的，实现验证的自动化
很早之前就想对这几个月工作经历写的东西，一是作为自己的总结，二是自己也很想
将自己这段时间的一些经历和大家分享一下，希望对初学者而言能使得他们能少走一些
弯路。只是公司里的事情很多，最近经常加班，所以一直拖到现在。
能来到这家公司应该是一种缘份--
缘起NIOS。当初三月份altera来我们学校建立SOPC实验室的时候自己还不知道NIOS是什
么东西，只是想在altera的FAE讲完NIOS后多问他几个时序约束的问题，然后拷一份PPT
回去。但是想不到因为那一份NIOS的培训资料，我认识了edacn上的cawan，他给我讲了
很多NIOS的东西，之后是丁哥在SOC版帖了位NIOS大赛的通知，然后我和队友就去报了名
，并去川大参加了NIOS的培训，认识了峻龙的FAE----
也是我现在的boss。在这里要谢谢cawan、丁哥、和我一起参加NIOS竞赛的队友刘科以及
我的BOSS，是他们让我有了这一段的经历。在公司里的几个月，做的项目其实不多，但
是收获还是有一些，我觉得收获最大的是设计理念的改变，这也是我这段时间最想总结
的，我会在后面逐渐阐述。
时序是设计出来的
我的boss有在华为及峻龙工作的背景，自然就给我们讲了一些华为及altera做逻辑的
一些东西，而我们的项目规范，也基本上是按华为的那一套去做。在工作这几个月中，
给我感触最深的是华为的那句话：时序是设计出来的，不是仿出来的，更不是湊出来的
。
在我们公司，每一个项目都有很严格的评审，只有评审通过了，才能做下一步的工作。
以做逻辑为例，并不是一上来就开始写代码，而是要先写总体设计方案和逻辑详细设计
方案，要等这些方案评审通
我要上传