Virtex-5 FPGA 六输入 LUT 架构的优势（中文版）

Virtex-5 FPGA 六输入 LUT 架构的优势（中文版）
白皮书： Virtex-5 FPGA

R




WP284 (v1.0) 2007 年 12 月 19 日



Virtex-5 FPGA 六输入 LUT 架构
的优势
作者： Andrew Percey




新型 Virtex-5 架构基于具有双 LUT 功能的真正六
输入 LUT，与同类架构相比，在资源占用率方面具有
显著优势。本白皮书详述这些优势，重点在 Xilinx 的
65 nm 高 端 FPGA 器 件 (Virtex-5 FPGA) 与 Altera
(Stratix III FPGA) 之间进行比较。




2007 Xilinx, Inc. All