CycloneIII设计向导

CycloneIII设计向导

CycloneIII设计向导



第一篇：芯片选型
    1.考虑器件的资源，包括LE,ram资源，硬件乘法器，PLL，全局时钟网络等。
总体来说，对于FPGA设计，资源一定要留有余量，否则最后的时序收敛会比较困难。我
认为使用80%左右是比较合适的。对于资源使用量在95%以上的设计，除了时序收敛，可
能还会遇到一些你想不到的问题。
   A.
LE是5K到120K。要对设计需要的资源做一个估算，120K，对于大部分的应用，应该是一
个很大的数字了。
  B.ram资源为400K-
3888Kbit.注意ram块的大小都是9Kbit,有些模块，比如fifo，实际上用不到9K的资源。
但不管你用多少，都得占用一个ram（有些情况下占用0.5个ram)。所以ram的数量是否足
够也得考虑。
  C.乘法器的数量 23-
288个。注意是18*18bit的乘法器。实际使用时，要看应用需要的乘法器精度是多少。

D.PLL的数量为2-
4个。每个PLL可以输出5个时钟，一般的设计够用了。如果设计中的时钟很多，就得仔细
考虑了。
E.全局时钟网络为10-20个。一般够用，如果设计中有很多时钟或者很多扇出(fan-
out)很大的信号,比如复位信号，也得仔细考虑。
2.考虑引脚，封装和迁移
A.引脚数量。设计前，就要考虑需要多少普通IO(LVTTL），这个应该是比较好计算的。
电平有几种，因为一个bank只能1个IO电平。需要多少LVDS管脚，一些小封装器件的LVD
S管脚很少。
B.封装。封装影响到引脚数量。还影响到焊接的难度。EQFP和PQFP当然好焊接也好拆卸
，如果是BGA的，一般需要找专人焊接（需要专门的工具），价格也贵。布线难度：用B
GA，还得出注意ball
pitch(焊接球的间距）。1.0mm的当然比0.8mm的好布线。F780比F484的外圈引脚数量多
，当然