首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > MAX V CPLD

MAX V CPLD

资料介绍
同时实现了低成本、低功耗和高性能特性，Altera的MAX V CPLD是市场上价值比最高的器件。具有非易失体系结构，并且是市场上密度最大的CPLD,MAX V系列提供可靠的新特性，与竞争CPLD相比，总功耗降低了50%。
5M40Z 40 32

5M80Z 80 64

5M160Z 160 128

5M240Z 240 192

5M570Z 570 440

5M1270Z 1,270 980

5M2210Z 2,210 1,700
标签：Altera，CPLD，MAX，V
MAX V CPLD
本地下载

相关资源 Altera ，CPLD ，MAX

低功耗测量中的电流探头技术
用Sonnet 以及 Agilent HFSS设计微带天线
free---Agilent ADS WLAN Wirele...
Agilent.ADS.WLAN Wireless Test...
Agilent.ADS.Using Circuit Simu...
27个FPGA实例源代码
FPGA实例之135个FPGA经典例程
如何自学FPGA与FPGA的发展方向---技巧篇
FPGA视频教程之使用FPGA进行嵌入式信号处理系统设计视频资料下载
FPGA如何应用于视频处理实例——实用篇
该用户资料分享
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)PDF工程说明(3-3)
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)培训PPT(3-1)
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)实验工程(3-2)
【设计手册】Stratix IV器件ATLGX收发器设置指南(ALTGX Transceiver Setup Guide for Stratix IV Devices)
【用户指南】Altera收发器PHY IP核用户指南(Altera Transceiver PHY IP Core User Guide)
Altera产品目录V12.0
【用户指南】Altera锁相环(ALTERA_PLL)宏功能模块用户指南(Altera Phase-Locked Loop (ALTERA_PLL) Megafunction User Guide)
【设计手册】Altera时间驱动数据路径处理设计手册(Altera Event-Driven Datapath Processing Design Handbook)
【用户指南】ALTDLL和ALTDQ_DQS宏功能模块用户指南(ALTDLL and ALTDQ_DQS Megafunctions User Guide)
【小册子】40nm Stratix IV现场可编程门阵列和HardCopy IV专用集成电路(40-nm Stratix IV FPGAs and HardCopy IV ASICs)

相关新闻 Altera ，CPLD ，MAX

业界容量最大的ASIC原型电路板采用了Altera Stratix III器件
使用EYEQ特性实现高速串行IO的最佳相位接收判决
东芝新V30T gigabeat数字音频播放器
Altera新的MAX IIZ CPLD在便携式应用中实现了零功耗
华禹公司在P1200便携式手持机中选用MAX IIZ CPLD
派睿电子携手Altera，助力中国电子设计工程师提升FPGA设计能力

相关电路 Altera ，CPLD ，MAX

DSP+CPLD的伺服控制卡的设计原理
CPLD的光伏逆变器锁相及保护电路图
基于视频解码芯片与CPLD的实时图像采集系统
基于ARM9的CMOS图像采集系统的设计与实现
基于CPLD节省电池能量的系统断电电路设计
DSP与CPLD的智能变电站电网IED设计

相关视频

KSZ989x系列交换机应用设计要点培训教程
AOE | 时钟与时序（7/7）：还有哪些重要计时参数？
AOE | 时钟与时序（6/7）：稳定性与精度的区别是什么？
AOE | 时钟与时序（5/7）：什么是稳定性？
AOE | 时钟与时序（4/7）：频率与相位之间的关系是怎样的？
AOE | 时钟与时序（3/7）：什么是时钟相位？

评论

下载排行
  • 本周
  • 本月
  • 总榜
快捷入口