定时错误调试

本文介绍了如何更充分地利用逻辑分析仪和示波器的功能，提高故障排除的速度。

应用文章



定时错误调试




新设计带来新问题
随着高速总线、子系统和逻辑系列的结合，新型数字设备的功能日益强大。但同时其结构也越来越复杂，对信号的质量
更加敏感，排除故障的时间更长。紧张的日程安排没有为调试工作留出额外的时间。有鉴于此，本文介绍了如何更充分
地利用逻辑分析仪和示波器的功能，提高故障排除的速度。



简介
今天的产品设计使调试更加困难，因为有更多的因素可能 快速边沿还会加重串扰。在以前的设计中，您可能很自然
出错。以高频总线为例。高频总线的高速数字边沿对信号 地追求电路板布线的稳定性。然而，较高的边沿速率可使
的完整性十分敏感。即使您的设备没有使用更快的时钟， 其起到传输线的作用而收发干扰。边沿速率越高，所产生
高频总线也可能引发问题。今天的逻辑系列甚至能以较低 的瞬态电流也越大。这些瞬变电流产生的动态电流会导致
的时钟速率引入高速数字边沿速率。 地弹效应和配电伪差。快速边沿故障在信号中通常表现为
间歇性毛刺。
定时错误调试
应用文章



在解决这类问题之前，应先确定问题导致的结果，了解其
特点，然后从源头确定起因。

其他导致项目中止的原因包括定时违例、驱动器错误和竞
争状态。所有这些问题都会在状态机逻辑中造成类似故障。
另外，它们在任何电路中都可能发生。由于在捕获信号时
这些问题可能发生，但也可能不发生，因此解决起来格外
困难。

本文将讨论几种节省时间的技巧，帮助