首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 汽车电子 > 平台ASSP置换信息娱乐系统PARIS可更新信息娱乐控制器

平台ASSP置换信息娱乐系统PARIS可更新信息娱乐控制器

资料介绍
PARIS可更新平台:微控制器开发系统，首款可更新控制器平台；PARIS开发套件：简介及参考设计！
标签：Altera，ASSP，PARIS
平台ASSP置换信息娱乐系统PARIS可更新信息娱乐控制器
本地下载

相关资源 Altera ，ASSP ，PARIS

Altera FPGA的选型及开发
Altera FPGA_CPLD设计（实例源代码）
Altera FPGA CPLD学习笔记
Altera FPGA/CPLD设计(高级篇)
mif转换工具
Altera系列FPGA芯片IP核详解 .pdf
Altera-FPGA-CPLD设计-基础篇-332页-24.5M.pdf
篮球倒计时 案例
Altera-FPGA／CPLD设计-高级篇-335页-23.6M.rar
Altera FPGA／CPLD设计 基础篇 332页 24.5M.pdf
该用户资料分享
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)PDF工程说明(3-3)
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)培训PPT(3-1)
使用Nios II软核处理器和Qsys进行嵌入式系统设计(Designing with the Nios II Processor and Qsys)实验工程(3-2)
【设计手册】Stratix IV器件ATLGX收发器设置指南(ALTGX Transceiver Setup Guide for Stratix IV Devices)
【用户指南】Altera收发器PHY IP核用户指南(Altera Transceiver PHY IP Core User Guide)
Altera产品目录V12.0
【用户指南】Altera锁相环(ALTERA_PLL)宏功能模块用户指南(Altera Phase-Locked Loop (ALTERA_PLL) Megafunction User Guide)
【设计手册】Altera时间驱动数据路径处理设计手册(Altera Event-Driven Datapath Processing Design Handbook)
【用户指南】ALTDLL和ALTDQ_DQS宏功能模块用户指南(ALTDLL and ALTDQ_DQS Megafunctions User Guide)
【小册子】40nm Stratix IV现场可编程门阵列和HardCopy IV专用集成电路(40-nm Stratix IV FPGAs and HardCopy IV ASICs)

相关新闻 Altera ，ASSP ，PARIS

在FPGA中集成高速串行收发器面临的挑战(04-100)
业界容量最大的ASIC原型电路板采用了Altera Stratix III器件
使用EYEQ特性实现高速串行IO的最佳相位接收判决
低功耗混合信号专用标准产品 (ASSP) 实现成本、性能以及上市进程的合理平衡
利用ASSP实现成本节约，加速产品上市进程
AMIS为长距离低传输速率工业应用推出CAN收发器系列产品

相关电路 Altera ，ASSP ，PARIS

为什么选择Zynq UltraScale+ MPSoC？
并口ISP下载接口资料——ALTERA官方电路图
并口ISP下载接口资料——ALTERA简化版
Altera ByteBlaster下载线电路图
NIOS开发板电路图（Altera官方版)01
NIOS开发板电路图（Altera官方版)02

相关视频

设计范例开箱 - DER-1045Q - 使用1700V InnoSwitch3-AQ的4路输出16W汽车用电源
PowiGaN 在太阳能赛车中的应用 - αCentauri 团队的故事
Dev Tool Bits | 全新MPLAB® AI编码助手助力您的所有编程需求
32位MCU Digest |借助PIC32CZ CA、Harmony与MCC，打造更智能的工业、汽车与安全应用
32位MCU Digest | 借助PIC32CK SG/GC、Harmony与MCC，打造更智能的应用连接、安防与安全
EtherCAT®原理与实践培训教程

评论

下载排行
  • 本周
  • 本月
  • 总榜
快捷入口