首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量

首页 > 分享下载 > 嵌入式系统 > quartus警告.pdf

quartus警告.pdf

上传用户：wanghf
上传日期：2010-03-25
文件类型：PDF
文件大小：84.93K
资料积分：0分积分不够怎么办？

资料介绍

quartus警告.pdf
1.Found clock-sensitive change during active clock edge at time
on register ""
原因：vector source file 中时钟敏感信号（如：数据，允许端，清零，同步加
载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后
果为导致结果不正确。
措施：编辑 vector source file

2.Verilog HDL assignment warning at : truncated value
with size to match size of target (

原因:在 HDL 设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为 32 位,
将位数裁定到合适的大小
措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数

3.All reachable assignments to data_out(10) assign '0', register
removed by optimization
原因:经过综合器优化后，输出端口已经不起作用了

4.Following 9 pins have nothing, GND, or VCC driving datain port --
changes to this connectivity may change fitting results
原因:第 9 脚，空或接地或接上了电源
措施:有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接电源。
如果你的设计中这些端口就是这样用的，那便可以不理会这些 warning

5.Found pins functioning as u

标签：quartus，警告.pdf

quartus警告.pdf

相关资源 quartus ，警告.pdf

业务伴随（Service Following）测试解决方案

SINA31s_Datasheet_V1.0.pdf

SINA31s_CPU_Schematic_V1.3.pdf

SINA31s_BOTTOM_Schematic_V1.3.pdf

A31s datasheet V1.3.pdf

ARM 机器学习中文资料

ARM嵌入式系统如何学习

电子书程序

破解注册机

如何使用ARM内核实现民用数字对讲机系统的设计

该用户资料分享

FPGALINUX资料CPLD

quartus警告.pdf

fpga_nios设计参考.rar

fpga_程序例子.rar

FPGA--CPLD数字电路设计经验分享

altera quartus II 8.0 使用说明

相关新闻 quartus ，警告.pdf

Gartner：软件跟不上处理器的进步

【经验笔记】IAR常见错误及警告信息表

中国拥有自主知识产权的PDF软件完美亮相高交会

arm技术在PDF中提取图形的方法

Adobe收购XML工具公司拓展PDF应用市场

IBM与Adobe应用软体整合抢攻数位文件市场

相关电路 quartus ，警告.pdf

基于FPGA的FIR数字滤波器设计与实现

仅使用与门的BCD到十进制解码器创建一个电路

四路串行CMOS复接器的设计实现

风神蓝鸟轿车转向信号灯和危险警告灯电路图

风神蓝鸟轿车警告灯电路图二

风神蓝鸟轿车警告灯电路图一

相关视频

树莓派5创意赛成果视频

密码学基础入门培训教程

EMI滤波器和PCB设计培训教程

Microchip the Lab!系列视频

【双车跟随】太原工业学院-晋速-奕衡星

【双车跟随】安徽新华学院-软萌幻想团

评论

yzx533· 2010-04-15 19:00:44

谢谢分享

下载排行

本周
本月
总榜

先进的仪器仪表解决方案优化研发设计并加快产品上市

MCXA153驱动电机

本文的工程源代码

EEPW会员专刊2026年1月刊

LVGL添加输入设备：EC11旋转编码器

电子书阅读器代码

电机驱动板说明书：adafruit-tb6612-h-bridge-dc-stepper-motor-driver-breakout

lvgl

课设：基于机器视觉的嵌入式高速图像通信系统的设计

EEPW会员专刊2025年12月刊

快捷入口