资料介绍
模拟/数字技术
高精度高速A/D转换器时钟稳定电路设计
发布日期：2009-3-16 15:09:20 文章来源：搜电 浏览次数： [pic]24
[pic][pic][pic]
进入21世纪后，人类社会已全面进入信息时代，信息产业成为了现代社会最重要的支柱
和最主要的产业，伴随着半导体技术、数字信号处理技术及通信技术的飞速发展，A/D、
D/A转换器近年也呈现高速发展趋势，而随着高速、高精度A/D转换器（ADC）的发展，尤
其是能直接进行中频采样的高分辨率数据转换器的上市，对稳定的采样时钟的需求越来
越迫切，随着通信系统中的时钟速度迈入GHz级，相位噪声和时钟抖动已成为模拟设计中
必须要考虑的因素。
数据转换器的主要作用要么是由定期的时间采样产生模拟波形，要么是由一个模拟信号
产生一系列定期的时间采样。因此，采样时钟的稳定性十分重要，从数据转换器的角度
来看，这种不稳定性（亦即随机的时钟抖动），会在模数转换器何时对输入信号进行采
样方面产生不确定性，在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/
O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器（AD
C）的动态范围，数据转换器要想获得最佳性能，恰当地选择采样编码时钟是极为重要的
。
ADC电路
近年来，国外对高速A/D转换器的研究最为活跃，并在基本的Flash结构上出现了一些改
进结构[2]，如分区式分级（Subranging）电路结构（如half-
flash结构、Pipelined、Multistage结构、Multistep结构）。实际上，他们是由多个F
lash电路结构与其他功能电路采用不同形式的组合而成的电路结构，这种结构可弥补基
本Flash电路结构的缺陷，是实现高速、高分辨率A/D转换器的优良电路设计技术，这种
结构在逐步取代历史悠久的SAR和积分
我要上传