资料介绍
EDA/PLD
1、输入端与输出端的边线应避免相邻平行，
以免产生反射干扰。必要时应加地线隔离；两相邻层的布线要互相垂直，平行容易产生
寄生耦合。
2、地线＞电源线＞信号线，通常信号线宽为：8mil～12mil；电源线为50mil～100mil。
对数字电路的PCB可用宽的地导线组成一个回路,
即构成一个地网来使用(模拟电路的地不能这样使用)
3、可以用一些孤岛铜，然后将其连接到地平面上。
4、在PCB板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连
接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也
有在PCB上不共地的，这由系统设计来决定。
5、实在没地方布线，可考虑布在VCC层，其次考虑GND层。
6、标准元器件两腿之间的距离为100mil(2.54mm),所以网格系统的基础一般就定为100m
il(2.54
mm)或小于100mil的整倍数，如：50mil、25mil、20mil等。一般布局时选择50mil网格，
布线选择5mil网格，孔距和器件距离设为25mil（让器件之间可以走线）
7、我认为，蛇形走线就是单单为了长度匹配！！电感，滤波我觉得不会用这么笨的方法
。
8、板边的铺铜要距离板边20mil。
9、PCB 板上延时为
0.167ns/inch.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。
10、线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。
11、PCB板上的走线可等效为串联和并联的电容、电阻和电感结构。串联电阻的典型值0
.25-0.55 ohms/英尺。并联电阻阻值通常很高。
12、如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。
工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达
我要上传