首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 用VHDL和CPLD的电路简化方法的研究

用VHDL和CPLD的电路简化方法的研究

资料介绍
目的 使用VHDL降低目标电路的资源占用率和优化电路结构.
方法 分析用VHDL和CPLD设计中容易引起电路复杂化的原因,并提出了相应的解决方法.
结果与结论 得到简化电路的一些有效的技巧与方法.
标签:VHDLCPLD电路设计
用VHDL和CPLD的电路简化方法的研究
本地下载

评论