利用FPGA实现基于H.264可变区块比对硬件基础结构

Altera Nios II 嵌入式处理器设计大赛2007获奖作品
基于利用FPGA实现基于H.264可变区块比对硬件基础结构




二等奖


利用FPGA实现基于H.264可变区块比对
硬件基础结构

大学院校： 清云科技大学/ 电子工程研究所

参赛队员： 钱文贤 古松志

指导教师： 欧谦敏




一. 设计概述

1. 设计介绍
在动态图像编码系统中，最常采用区块比对演算法进行移动估测，故其占有极重要的
地位。利用H.264可变区块比对法(VBS-BMA)来取代单一区块大小的区块比对法，改善以往无
法针对视频画面中物体的任何改变皆做有效的处理，而进一步改善视频的压缩效率。

我们的设计不但减少H.264可变区块比对演算法所生成的复杂计算量外，还可达到低延
迟率、低功率、高吞吐量的特性，来得到更好的编码效能。

H.264可变区块比对法可支持4x4、4x8、8x4、8x8、8x16、16x8、16x16等 7 种不同大
小的区块。当图像串行数据经由网络传送时，用户可针对目前的带宽选择最合适的区块大小
做区块比对，以得到最佳的传输速度和图像质量；但相对的，H.264可变区块比对法所需要
的计算复杂度却变的相当复杂。因此我们设计一个有效率的VLSI硬件结构，该结构拥有高计
算吞吐量的优点，可以有效降低H.264视频编码因为复杂的计算而花费的时间、减少计算处


1
Nios II 嵌入式处理器设计大赛2007―优秀作品



理频率，而改善了其编码的效能。

测试平台硬件部分：由于在设计的过程中需要大量且复杂的运