首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现

高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现

资料介绍

摘 要:在分析DALSA公司的IA-D1型高速CCD器件驱动时序关系的基础上,设计了可调曝光时间和高速摄像机驱动时序发生器。选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用EDA软件对所设计的驱动时序发生器进行了功能仿真。针对Lattice公司的可编程逻辑器件ISPLS15256进行适配。系统测试结果表明,所研制的驱动时序发生器不仅可以满足高速CCD摄像机的驱动要求,而且还能够调节其曝光时间。

标签:FPGA资源Altera
高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现
本地下载

评论