摘 要:在分析了CCD器件驱动时序关系的基础上，设计了可选输出的驱动时序发生器．作为卫星上的有效载荷，CCD成像系统可以根据入射能量的多少及探测分辨率的需求，以单像元或像元二合一方式输出．选用复杂可编程逻辑器件(CPLD)作为硬件设计平台，使用VHDL语言对驱动时序发生器进行了硬件描述，采用Maxplus Ⅱ对所设计的驱动时序发生器进行了仿真，针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配．系统测试结果表明，所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求．
我要上传