首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 基于CPLD器件的FIR滤波器的设计

基于CPLD器件的FIR滤波器的设计

资料介绍

摘 要:给出了一种适合于用CPLD器件实现有限冲击响应(FIR)滤波器的补码算法.用Lattice公司的ispLS18840器件设计了8阶、11位的线性相位FIR滤波器,并提出了用多片CPLD器件进行扩展设计的方法,实现了更高阶的线性相位FIR滤波器.通过小型乘法查找表和具有超前进位的流水线加法器实现FIR滤波器的设计,提高了工作速度,节约了器件资源,其最高工作频率可达60MHz.在计算机上进行了硬件仿真分析,并将仿真结果与理论计算结果进行了比较.表明该滤波器工作可靠,精度高,具有较好的实用价值.

标签:FPGA资源Altera
基于CPLD器件的FIR滤波器的设计
本地下载

评论