摘 要:在对Viterbi译码算法进行Matlab软件仿真的基础上，综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求，确定了Viterbi译码器的各个设计参数．为了提高译码性能和译码速度，提出了一种改进的回溯算法．整个设计用Verilog语言编写，采用FPGA技术，通过系统联调，验证了设计的合理性与可靠性．[著者文摘]
我要上传