摘 要:以I^2C总线协议为根据。用有限状态（FSM：Finite State Machine）设计了基于FPGA的I^2C初始化程序模块。主要内容包括简述I^2C总线的特点；介绍用FPGA中FSM开发I^2C总线模块时的设计思想和实现过程；给出并解释了部分用Verilog HDL 描述I^2C总线初始化SAA7111和SAA7121的程序，最后在QuartusⅡ中进行了I^2C总线主从模式下的时序仿真和用其内嵌逻辑软分析仪SignalTapⅡ完成了硬件调试。[第一段]
我要上传