首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 基于VHDL的数字频率计的设计

基于VHDL的数字频率计的设计

资料介绍

摘 要:使用VHDL语言来设计数字频率计,给出了原理图和仿真图形,所设计的电路通过硬件仿真,下载到目标器件上运行,能够满足测量频率的要求,具有理论与实践意义,实现了电子电路自动化(EDA)的过程。[著者文摘]

标签:FPGA资源Altera
基于VHDL的数字频率计的设计
本地下载

评论