首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 基于NiosⅡ的自适应高精度频率计设计

基于NiosⅡ的自适应高精度频率计设计

资料介绍

摘 要:设计了基于NiosⅡ的自适应高精度频率测量系统。介绍了等精度频率测量基本原理,并对等精度频率测量原理进行优化.给出了优化的等精度频率测量原理图;介绍了等精度测频IP核设计方法,给出此核的Vedog HDL程序;采用了频率测量时间最短为原理的自适应算法,使测频时间达到最优。通过分频50MHz的系统时钟得到各种测试信号,并给出了0.1Hz~50MHz的测试结果。测试结果表明,本系统工作稳定可靠、测频精度高、最大相对误差在10^-7级别。[著者文摘]

标签:FPGA资源Altera
基于NiosⅡ的自适应高精度频率计设计
本地下载

评论