首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 分组密码IDEA的FPGA实现

分组密码IDEA的FPGA实现

资料介绍
摘　要:根据IDEA密钥扩展方式和加解密流程，采用FPGA技术，对IDEA的功能模块进行了划分和设计，重点介绍了该文中所设计的关键功能模块的实现方法。给出了Verilog语言编写的实现该算法的关键性源代码。最后，对该IDEA算法加／解密模块进行了较全面的测试及性能分析。理论分析和仿真的结果表明，该模块能够准确实现加密和解密。[著者文摘]
标签：FPGA资源，Altera
分组密码IDEA的FPGA实现
本地下载

相关资源 FPGA资源 ，Altera

Altera FPGA的选型及开发
Altera FPGA_CPLD设计（实例源代码）
Altera FPGA CPLD学习笔记
Altera FPGA/CPLD设计(高级篇)
mif转换工具
中文Printed Circuit Board Design Techniques for EMC Compliance,Second Edition
Wiley.IEEE.Press.Real.Time.System.Design.and.Analysis.An.Engineers.Handbook.Mar.2004.eBook-DDU
Op.Amp.Applications.Handbook
PCI Bus Demystified Second Edition
quartus ii handbook
该用户资料分享
ADI实验室电路合集(第2册)
ADI实验室电路合集(第1册)
模块时代之ADI实验室电路
仪表放大器基础（中文）
仪表放大器应用工程师指南（第三版）
用于MEMS麦克风前置放大器电路的运算放大器【AN-1165应用笔记】
在ADIS16480中调谐扩展卡尔曼滤波器【AN-1157应用笔记】
基于Cortex-M3的精密模拟微控制器（ADuCxxx系列）上的I2C兼容接口【AN-1159应用笔记】
脑电信号采集电路-ADI方案
实现ADuCM360芯片的adc采集配置和uart配置，源码里有ADuCM360的库文件

相关新闻 FPGA资源 ，Altera

业界容量最大的ASIC原型电路板采用了Altera Stratix III器件
使用EYEQ特性实现高速串行IO的最佳相位接收判决
集成3.125Gbps收发器的Stratix GX器件
Altera公布2004产品计划
Altera揭开下一代CPLD系列的面纱
Altera新款MAX II CPLD系列在成本和功耗上锐减

相关电路 FPGA资源 ，Altera

并口ISP下载接口资料——ALTERA官方电路图
并口ISP下载接口资料——ALTERA简化版
Altera ByteBlaster下载线电路图
NIOS开发板电路图（Altera官方版)01
NIOS开发板电路图（Altera官方版)02
NIOS开发板电路图（Altera官方版)03

相关视频

KSZ989x系列交换机应用设计要点培训教程
AOE | 时钟与时序（7/7）：还有哪些重要计时参数？
AOE | 时钟与时序（6/7）：稳定性与精度的区别是什么？
AOE | 时钟与时序（5/7）：什么是稳定性？
AOE | 时钟与时序（4/7）：频率与相位之间的关系是怎样的？
AOE | 时钟与时序（3/7）：什么是时钟相位？

评论

下载排行
  • 本周
  • 本月
  • 总榜
快捷入口