首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL和Verilog

目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL和Verilog

资料介绍

目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL刚Verilog,最近在做AXI协议验证的时候用到,分享下

std_ovl_v2p7_Feb2013
....................\std_ovl_v2p7
....................\............\.list
....................\............\Makefile
....................\............\assert_always.vlib
....................\............\assert_always_on_edge.vlib
....................\............\assert_change.vhd
....................\............\assert_change.vlib
....................\............\assert_cycle_sequence.vlib
....................\............\assert_decrement.vlib
....................\............\assert_delta.vlib
....................\............\assert_even_parity.vlib
....................\............\assert_fifo_index.vlib
....................\............\assert_frame.vlib
....................\............\assert_handshake.vlib
....................\............\assert_implication.vlib
....................\............\assert_increment.vlib
....................\............\assert_never.vlib
....................\............\assert_never_unknown.vlib
....................\............\assert_never_unknown_async.vlib
....................\............\assert_next.vlib
....................\............\assert_no_overflow.vlib
....................\............\assert_no_transition.vlib
....................\............\assert_no_underflow.vlib
....................\............\assert_odd_parity.vlib
....................\............\assert_one_cold.vlib
....................\............\assert_one_hot.vlib
....................\............\assert_proposition.vlib
....................\............\assert_quiescent_state.vlib
....................\............\assert_range.vlib
....................\............\assert_time.vlib
....................\............\assert_transition.vlib
....................\............\assert_unchange.vlib
....................\............\assert_width.vlib
....................\............\assert_win_change.vlib
....................\............\assert_win_unchange.vlib
....................\............\assert_window.vlib
....................\............\assert_zero_one_hot.vlib
....................\............\banner_update
....................\............\copyright_update
....................\............\create_kit
....................\............\docs
....................\............\....\Makefile
....................\............\....\assert_quick_ref.pdf
....................\............\....\assert_timing_diagrams.pdf
....................\............\....\ovl_lrm.pdf
....................\............\....\ovl_lrm_v2_0rc.pdf
....................\............\....\ovl_lrm_v2_1.pdf
....................\............\....\ovl_quick_ref.pdf
....................\............\....\ovl_quick_ref.xls
....................\............\....\ovl_quick_ref_v1_6.pdf
....................\............\....\ovl_timing_diagrams.pdf
....................\............\....\readme_vhdl.txt
....................\............\....\release_notes.txt
....................\............\....\release_notes_v1.1.txt
....................\............\....\release_notes_v1.1a.txt
....................\............\....\release_notes_v1_6.txt
....................\............\....\std_ovl_lrm.pdf
....................\............\....\std_ovl_lrm_V1.0.pdf
....................\............\....\std_ovl_lrm_V1.1.pdf
....................\............\....\std_ovl_lrm_V1.1.r1.pdf
....................\............\....\std_ovl_lrm_V1.1a.pdf
....................\............\....\std_ovl_lrm_v1_6.pdf
....................\............\gen_name_list
....................\............\ovl_always.v
....................\............\ovl_always.vhd
....................\............\ovl_always_on_edge.v
....................\............\ovl_always_on_edge.vhd
....................\............\ovl_arbiter.v
....................\............\ovl_bits.v
....................\............\ovl_change.v
....................\............\ovl_change.vhd
....................\............\ovl_code_distance.v
....................\............\ovl_coverage.v
....................\............\ovl_crc.v
....................\............\ovl_cycle_sequence.v
....................\............\ovl_cycle_sequence.vhd
....................\............\ovl_decrement.v
....................\............\ovl_decrement.vhd
....................\............\ovl_delta.v
....................\............\ovl_delta.vhd
....................\............\ovl_even_parity.v
....................\............\ovl_even_parity.vhd
....................\............\ovl_fifo.v
....................\............\ovl_fifo_index.v
....................\............\ovl_fifo_index.vhd
....................\............\ovl_frame.v
....................\............\ovl_frame.vhd
....................\............\ovl_handshake.v
....................\............\ovl_handshake.vhd
....................\............\ovl_hold_value.v
....................\............\ovl_implication.v
....................\............\ovl_implication.vhd
....................\............\ovl_increment.v
....................\............\ovl_increment.vhd
....................\............\ovl_memory_async.v
....................\............\ovl_memory_sync.v
....................\............\ovl_multiport_fifo.v
....................\............\ovl_mutex.v
....................\............\ovl_never.v

标签:FPGA资源Altera
目前最新的OVL库,里面是标准的ASSERTION模块,支持VHDL和Verilog
本地下载

评论