首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 其他IC/制程 > 基于Verilog HDL的异步FIFO设计与实现

基于Verilog HDL的异步FIFO设计与实现

资料介绍
异步FIFO是一种不同时钟域之间传递数据的常用方法.本文提出一种新颖的异步FIFO设计方案.此方案避免了使用大量的同步寄存器,减小了芯片面积并且提高了工作频率.DC综合的结果表明,用此方法设计的FIFO性能有了显著提高.

标签：多时钟域，亚稳态，异步，FIFO，Verilog，HDL，，，
基于Verilog HDL的异步FIFO设计与实现
本地下载

相关资源 多时钟域 ，亚稳态 ，异步

嵌入式系统开发之道-菜鸟成长日志与项目经理的秘诀
嵌入式C语言自我修养：从芯片、编译器到操作系统-王利涛
LINUX学习--嵌入式LINUX与物联网软件开发 C语言内核深度解析
最基础！电线接法图解大全-电线接头接法规范
从软件的角度看一个嵌入式 Linux 系统
几种液晶显示器电源电路分析
十大液晶显示器电源电路精解
EEPW2015年4月刊(节能与电源管理)
基于BP神经网络的模拟电路故障诊断电路设计
[基础知识]电源电路(赵学泉、张国华编著)
该用户资料分享
基于DSP的DGPS导航定位系统的设计与实现
基于嵌入式微处理器EP9315的二次开发技术
异质多处理器芯片中的数据流核心设计
基于HART协议的智能压力变送器的开发
龙芯2号PC104 Plus处理器模块设计
基于LPC2214的家庭智能终端的设计与实现
网格环境下基于联合代理证书的社区授权服务的UML建模研究
基于像素聚类的指纹分割算法
连续切片三维重构绘图过程的消隐技术
嵌入式LwIP协议栈的内存管理

相关新闻 多时钟域 ，亚稳态 ，异步

基于Verilog HDL的异步FIFO设计与实现
多时钟域数据传递的Spartan-II FPGA实现
FPGA中的多时钟域设计
用FIFO实现DSP间的双向并行异步数字通信
基于FPGA的高速异步FIFO的设计与实现
高速异步FIFO的设计与实现

相关电路 多时钟域 ，亚稳态 ，异步

基于Virtex-5平台的真随机数发生器的设计实现
用FIFO实现DSP间的双向并行异步数字通信
DIY手持多用示波表，系统解决方案，软硬件实现
可控硅移相触发器的应用-DJK3型三相异步电机节电器
两路异步输出的波形振荡器
MCl4469(通用)可寻址异步发射或接收电路

相关视频

哈尔滨工程大学-济海追风九队
浙江科技大学-浙科轮腿一队
车载辐射加热中的电容式人体检测
机器学习球平衡机
智能运输系统
基于PCIe®和ASA ML技术的车载HPC方案

评论

xutaizheng· 2009-12-22 21:12:37
很好谢谢！！
下载排行
  • 本周
  • 本月
  • 总榜
快捷入口