首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 其他IC/制程 > 基于Verilog HDL的异步FIFO设计与实现

基于Verilog HDL的异步FIFO设计与实现

资料介绍
异步FIFO是一种不同时钟域之间传递数据的常用方法.本文提出一种新颖的异步FIFO设计方案.此方案避免了使用大量的同步寄存器,减小了芯片面积并且提高了工作频率.DC综合的结果表明,用此方法设计的FIFO性能有了显著提高.

标签：多时钟域，亚稳态，异步，FIFO，Verilog，HDL，，，
基于Verilog HDL的异步FIFO设计与实现
本地下载

相关资源 多时钟域 ，亚稳态 ，异步

嵌入式实时操作系统及其应用开发
嵌入式微处理器系统;处理器结构
汽车嵌入式系统手册
嵌入式硬件36讲
嵌入式实时操作系统原理与最佳实践
从零开始学电气控制与PLC技术.高广海.李凤伟.鲁金
【技巧篇】示波器不同取样方式的选择及使用技巧
开关电源基础与典型电路
嵌入式工程师基础知识.pdf
从基础到实践：软件测试全面指南
该用户资料分享
基于DSP的DGPS导航定位系统的设计与实现
基于嵌入式微处理器EP9315的二次开发技术
异质多处理器芯片中的数据流核心设计
基于HART协议的智能压力变送器的开发
龙芯2号PC104 Plus处理器模块设计
基于LPC2214的家庭智能终端的设计与实现
网格环境下基于联合代理证书的社区授权服务的UML建模研究
基于像素聚类的指纹分割算法
连续切片三维重构绘图过程的消隐技术
嵌入式LwIP协议栈的内存管理

相关新闻 多时钟域 ，亚稳态 ，异步

基于Verilog HDL的异步FIFO设计与实现
多时钟域数据传递的Spartan-II FPGA实现
FPGA中的多时钟域设计
用FIFO实现DSP间的双向并行异步数字通信
基于FPGA的高速异步FIFO的设计与实现
高速异步FIFO的设计与实现

相关电路 多时钟域 ，亚稳态 ，异步

基于Virtex-5平台的真随机数发生器的设计实现
用FIFO实现DSP间的双向并行异步数字通信
DIY手持多用示波表，系统解决方案，软硬件实现
可控硅移相触发器的应用-DJK3型三相异步电机节电器
两路异步输出的波形振荡器
MCl4469(通用)可寻址异步发射或接收电路

相关视频

EtherCAT® 和 Microchip LAN925x 从站控制器介绍培训教程
MPLAB®模拟设计器——在线电源解决方案，加速设计
让您的模拟设计灵感，化为触手可及的现实
Fluke 1770 系列电能质量分析仪介绍
太阳诱电介绍视频
圣邦微SGM6040系列DC/DC转换器 以“芯片级能效”撬动碳中和未来

评论

xutaizheng· 2009-12-22 21:12:37
很好谢谢！！
下载排行
  • 本周
  • 本月
  • 总榜
快捷入口