作者：Rob Oshana，德州仪器(TI)
JTAG技术简介
收缩技术(shrinking technology)的一个劣势在于，测试小型器件的复杂程度急剧升高。当电路板面积较大时，板的测试是通过采用钉床等技术来进行的。这种技术采用小型弹簧式测试探针来和板底部的焊盘进行连接。这种测试方案是定制的，不仅成本太高，而且效率低下，而且在设计完成之前很多测试都无法进行。
随着电路板面积的缩小，以及表面贴装技术的改进，钉床测试的问题不断增多。而且，如果一块电路板两面都安插了器件，根本无法留下任何可使电路板安放到测试器件上的依附点。
边界扫描(Boundary scan)
1985年，一个欧洲电子公司组织联合起来，试图寻找能够解决这些问题的方案。该组织名为联合测试行动组，制定了一个用于在集成电路级别上进行边界扫描硬件测试的规范。1990年，IEEE将该规范制定为IEEE 1149.1标准，在其中说明了通过一个JTAG端口接入任何芯片的详情。
边界扫描技术可以通过少数的专用测试管脚在嵌入式系统上进行大量调试和诊断。信号被连续扫描进出器件的I/O单元，以在各种情况下控制其输入并测试输出。如今，边界扫描技术几乎成为业界最为流行并通用的可测性设计技术。
我要上传