首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > 如何设定Allegro_APD 最大线宽的Constrain...

如何设定Allegro_APD 最大线宽的Constrain...

资料介绍
如何设定Allegro_APD 最大线宽的Constraint如何设定 Allegro/APD 最大线宽的 Constraint 1. 前言 Physical constraint 只能设定最小线宽的 Constraint,无法设定最大线宽的 Constraint,目前已经有多位客户要求新增此功能,但时程安排在未来的版本, 因此目前可采用 Workaround 的方式来达到此目的。 2. 说明 可利用 Impedance 来控制线宽。 在迭板架构(厚度及材料系数)固定的情况下. 一定的走线宽度会有对应的 Impedance 值(Single-Line Impedance) ,因此控制 Impedance 值,其实就 等效于控制线宽。 3. 使用 首先透过 Impedance 计算器求得最大线宽对应的 Impedance 值。

求出 Impedance 值后,进 ConstraintManager 建立一个 Electrical ConstraintSet(ECSet)。

将求出之 Impedance 值填入 RULE1 Impedance 的 Target 栏,Tolerance 给一个很小的值,例如 0.1%.

将 RULE1 指定到 Net 去,例如选 NetA0 ,将 RULE1apply 到 NetA0.

切回 Allegro, 若在 NetA0 上拉一条走线, 线宽为 5.1mil, 马上被侦测出来线宽大于 5mil.

4. 注意 走线宽度会有对应的 Impedance 值,是建立在目前的迭板架构(厚度及材料系 数)下,若厚度及材料系数有变动,Impedance 值须重新计算及设定。 Impedance 的 Tolerance 设定值设定越小越好,在精度够得情况下,可设定为 0%. 确定 Impedance DRC mode 有打开。

如何设定Allegro_APD 最大线宽的Constrain...
本地下载

评论