清华大学研究生数字大规模集成电路课件

第2章（课件）VLSI特征尺寸缩小2004年9月15日第二章 VLSI 特征尺寸缩小
工艺每 2～3 年出现一代 特征尺寸缩小 30％（为原来的 0.7 倍）
门延时减少 30％ （工作频率提高 43％） 晶体管密度翻一倍 每次翻转消耗的能量减少 65％ （在频率提高 43％的情况下功耗节省 50％ ）

芯片尺寸每代增加 14％ 尺寸缩小为了
（1）尺寸更小（2）速度更快 （3）功耗更低（4）成本更低

2004-9-15

清华大学微电子所《数字大规模集成电路》

周润德

第2章第1页

工艺技术的发展 (2000 年数据)
International Technology Roadmap for Semiconductors
Year of Introduction 工艺标志点 [nm] 电源电压 [V] 互连层数 最高频率 [GHz], 局域－全局 P 最高功耗 [W] 电池功率 [W] 1999 180 1.5-1.8 6-7 1.2 90 1.4 1.5-1.8 6-7 1.6-1.4 106 1.7 2000 2001 130 1.2-1.5 7 2.1-1.6 130 2.0 2004 90 0.9-1.2 8 3.5-2 160 2.4 2008 60 0.6-0.9 9 7.1-2.5 171 2.1 2011 40 0.5-0.6 9-10 11-3 177 2.3 2014 30 0.3-0.6 10 14.9 -3.6 186 2.5

标志年份: 2007/65nm, 2010/45nm, 2013/33nm, 2016/23nm
2004-9-15
清华大学微电子所《数字大规模集成电路》 周润德 第2章第2页

工艺特征尺寸缩小 （1）
10
2

Minim um Fe a ture S ize (m icron)

10

1

10

0

10

-1

10 1960

-2

1