几种常用逻辑电平电路的特点及应用

几种常用逻辑电平电路的特点及应用
几种常用逻辑电平电路的特点及应用
摘要
LVDS、ECL、CML等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每种逻辑
电平的接口原理、特点、设计及应用场合，归纳比较它们的特性，最后举例说明不同逻
辑电平之间的互连。
关键词 LVDS ECL CML 逻辑电平
　　在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日
益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势
，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1  几种常用高速逻辑电平
1.1  LVDS电平
　　LVDS（Low Voltage Differential
Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一
种数据传输和接口技术。
　　LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LV
DS的驱动器由驱动差分线对的电流源组成，电流通常为3.5
mA。LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100
Ω的匹配电阻，并在接收器的输入端产生大约350
mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻
辑“0”状态。
[pic]
图1  LVDS驱动器与接收器互连示意
　　LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE
P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：
　　①  低摆幅（约为350
mV）。低电流驱动模式意味着可实现高速传输。ANSI/TI