首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > Verilog_HDL的基本语法

Verilog_HDL的基本语法

资料介绍
Verilog_HDL的基本语法

第三章 Verilog HDL的基本语法


前言

Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog
HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog
HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功
能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog
HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应
的模型类型共有以下五种:


系统级(system):用高级语言结构实现设计模块的外部性能的模型。
算法级(algorithm):用高级语言结构实现设计算法的模型。
RTL级(Register Transfer
Level):描述数据在寄存器之间流动和如何处理这些数据的模型。
门级(gate-level):描述逻辑门以及逻辑门之间的连接的模型。
开关级(switch-level):描述器件中三极管和储存节点以及它们之间连接的模型。

一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog
HDL模块构成的,每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体
电路,而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilo
g
HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的
大型设计,并对所作设计的逻辑电路进行严格的验证。


Verilog
HDL行为描述语言作为一种结构化和过程性的语言,其语法结构非常适合于算法级和RT
Verilog_HDL的基本语法
本地下载

评论

panminghui· 2014-05-06 09:02:48
谢谢分享!!!!!!!!!!!!!!!!!!