大话FPGA和ASIC设计

大话FPGA和ASIC设计

FPGA/IC设计

首先要知道自己在干什么？数字电路(fpga/asic)设计就是逻辑电路的实现，这样子说太
窄了，因为asic还有不少是模拟的，呵呵。我们这里只讨论数字电路设计。实际上就是
如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉)，或者硬件描述语
言(Verilog/VHDL)来实现，或许你觉得这太简单了，其实再复杂的设计也就是用逻辑门
电路搭起来的。你学习逻辑电路的时候或许会为卡拉图，触发器状态推倒公式而感到迷
惑，但是其实有一点可以放心的是，实际设计中只要求你懂得接口时序和功能就可以了
，用不着那么复杂得推倒公式，只要你能够用语言把逻辑关系表述清楚就可以了，具体
这个逻辑关系采用什么门电路搭的，可以不关心，综合工具(synthesis
tool)可以帮你处理。当然你要知道基本门电路的功能，比如D触发器，与门，非门，或
门等的功能(不说多的，两输入的还是比较简单的)。－－－一句话，采用verilog或者V
HDL描述设计对象的逻辑功能，这就是数字电路设计的任务！
sm4P5G0xc
O?z0 
说到这里入门必须要两个基本功：逻辑电路基础，硬件描述语言。有了这两个基本功，
就算你其他都不会也能找到工作，呵呵，或许你会说，现在面试要问fpga，要问时序分
析，有那么简单么？其实这些东西在你有了这两个基本功之后，其他的都可以慢慢学习
。注意硬件描述语言和逻辑电路的学习可以同步学习，而且要牢记，学习硬件描述语言
进步取决于你对电路的理解和你对仿真器的使用。为什么这样子说呢？因为硬件描述语
言RTL(寄存器传输级)主要是用来给综合工具综合成电路的，所以要满足特定的coding
style，这些coding
style将对应这特定的逻辑，比如时序电路应该怎么写，组合电路怎么写，这是有一定约
束的，为此若你对逻辑电路比较熟悉，你就知道自己写代码大体综合后会采