在28-nm FPGA 上实现集成100-GbE 交换解决方案

在28-nm FPGA 上实现集成100-GbE 交换解决方案
白皮书

在 28-nm FPGA 上实现集成 100-GbE 交换解决方案

随着高速 100-GbE 通信网络标准的完成，交换功能在互联网正常运行中扮演了重要角色。网络总流量每 6
个月翻倍，通过多种协议进行传送，网络越来越复杂，交换体系结构面临很大的挑战。目前的单芯片体系
结构无法满足越来越大的带宽和复杂度要求，因此，需要开发高效算法和交换体系结构，以满足高速网络
需求。 Stratix V FPGA 支持硬件设计人员在下一代交换机和路由器中集成 100-GbE 元件，在系统中均衡的
分配数据，确保 QoS。

引言
交换网络是计算机网络和高速 100-GbE 网络的智能互联结构。以前，在电话、计算机和互联网基础网络
中，单独实施这类互联网络。

目前的通信网络向融合通用互联交换技术发展，目的是实现具有分布式处理能力的统一互联网络。传统的
电话网基于时分复用 (TDM) 交换，现在逐步过渡到以太网 /IP 数据包交换网络。以太网帧和 IP 数据包的长
度可变，增加了交换机缓冲和分区的复杂度，因此，这对交换功能有一定的影响。向 IP 交换的发展要求支
持现有网络，采用混合交换机。

混合交换机架构设备支持不同的协议，例如，以太网、 SONET 和 TDM，甚至能够用于背板交换。除了
8B/10B 和 64B/66B 等各种编码方案之外，这些设备还应该能够支持各种互联协议，例如， SPI-4/-5.2、
Interlaken、 SRIO 和 XAUI。在交换机内部，这些数据包存储在缓冲中，然后根据交换算法，分成长度不同
的数据包，以提高