首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量

首页 > 分享下载 > 嵌入式系统 > quartus警告.pdf

quartus警告.pdf

上传用户：wanghf
上传日期：2010-03-25
文件类型：PDF
文件大小：84.93K
资料积分：0分积分不够怎么办？

资料介绍

quartus警告.pdf
1.Found clock-sensitive change during active clock edge at time
on register ""
原因：vector source file 中时钟敏感信号（如：数据，允许端，清零，同步加
载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后
果为导致结果不正确。
措施：编辑 vector source file

2.Verilog HDL assignment warning at : truncated value
with size to match size of target (

原因:在 HDL 设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为 32 位,
将位数裁定到合适的大小
措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数

3.All reachable assignments to data_out(10) assign '0', register
removed by optimization
原因:经过综合器优化后，输出端口已经不起作用了

4.Following 9 pins have nothing, GND, or VCC driving datain port --
changes to this connectivity may change fitting results
原因:第 9 脚，空或接地或接上了电源
措施:有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接电源。
如果你的设计中这些端口就是这样用的，那便可以不理会这些 warning

5.Found pins functioning as u

标签：quartus，警告.pdf

quartus警告.pdf

相关资源 quartus ，警告.pdf

FPGA设计及QUARTUS II教程下载

cosyos-master-II V2.0.1

CosyOS-II-STC8H-TEST-V2.0.1-20240318

CosyOS-II-STC32G-TEST-V2.0.1-20240318

CosyOS-II-STC32G-TEST-V2.0.1-20240318

该用户资料分享

FPGALINUX资料CPLD

quartus警告.pdf

fpga_nios设计参考.rar

fpga_程序例子.rar

FPGA--CPLD数字电路设计经验分享

altera quartus II 8.0 使用说明

相关新闻 quartus ，警告.pdf

Gartner：软件跟不上处理器的进步

【经验笔记】IAR常见错误及警告信息表

中国拥有自主知识产权的PDF软件完美亮相高交会

PDF成为政府文件交换标准

Adobe收购XML工具公司拓展PDF应用市场

Adobe 新版内容伺服器让电子书具备借出管理功能

相关电路 quartus ，警告.pdf

三路延时功能的互补型音频振荡器的效果图演示_基础硬件电路图讲解

精密幅度稳定的低失真正弦波振荡器电路图

采用ADE7755智能电表电能计量电路设计 - 消费类电子电路图

电子仿声驱鼠器电路设计 - 消费类电子电路图

广告彩灯制作电路设计 - 信号处理电子电路图

循环LED彩灯电路的效果图演示_基础硬件电路图讲解

相关视频

设计一款水中管道智能巡检机器人的解决方案

E点冷知识：不要烧电容挑战

[nRF] Nordic推出两款新硬件产品，加速蜂窝产品开发

用Robei EDA工具设计的可重构机器人解决方案

第十八届全国智能车大赛独轮组预赛

第十八届全国智能车大赛摄像头组预赛

评论

yzx533· 2010-04-15 19:00:44

谢谢分享

下载排行

本周
本月
总榜

被动元件的基础知识

反激式准谐振开关电源设计

单片机超级精华包

电子电路大全合订本

无刷直流电机的原理与驱动

3500W与6000W开关电源解析

变频器维修手册大全

单片机菜鸟到高手资料

RFSOC 49DR 同步信号采集发生平台

PLC编程语言入门，常用指令集汇总分享

快捷入口