首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > Virtex 7 PCIE Gen3 Integrated Block tag管理

Virtex 7 PCIE Gen3 Integrated Block tag管理

资料介绍
本文描述了Virtex 7 PCIE Gen3 Integrated Block tag管理的注意事项。
Virtex-7 FPGA Gen3 Integrated Block 的 TAG 管理
在 PCIE 系统里面, TAG 管理是一个重要的问题。 用户逻辑依赖于 TAG 来定位 completion
对应于哪个 Non-Posted 事务。 所以,每个发出的 Non-Posted 操作必须有自己的单独的 TAG。
在 XILINX 的 Virtex-7 FPGA Gen3 Integrated Block 中,TAG 管理相对于原来的 Integrated Block for
PCI Express v2.0 有一些新的特点,在使用时必须加以注意。
在 Integrated Block for PCI Express v2.0 中,TAG 由用户逻辑管理,用户逻辑来保证每个
Non-Posted 事务的 TAG 是唯一的,同时负责从 completion 的 TAG 中检查对应的 Non-Posted
事务。在 Gen3 Integrated Block 中,TAG 管理有两种工作模式。
第 一 种 工 作 模 式 是 使 用 内 部 TAG 管 理 器 管 理 。 这 种 工 作 模 式 通 过 设 置
AXISTEN_IF_ENABLE_CLIENT_TAG 参数为 FALSE 选择。它也是默认工作模式。在
这种模式下,Gen3 Integrated Block 内部的逻辑产生 TAG 给用户侧的 Non-Posted 事务请求。
Gen3 Integrated Block 内部有一个可用的 TAG 列表。当用户逻辑在接口产生一个 Non-Posted
事务请求时, Gen3 Integrated Block 将可用 TAG 中的一个值赋给这个 Non-Posted 事务。 ……
标签:Virtex-7tag
Virtex 7 PCIE Gen3 Integrated Block tag管理
本地下载

评论