首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 消费类电子 > NAND FLASH ECC校验原理与实现

NAND FLASH ECC校验原理与实现

资料介绍
NAND FLASH ECC校验原理与实现
NAND FLASH ECC校验原理与实现
ECC简介
由于NAND Flash的工艺不能保证NAND的Memory
Array在其生命周期中保持性能的可靠,因此,在NAND的生产中及使用过程中会产生坏块
。为了检测数据的可靠性,在应用NAND
Flash的系统中一般都会采用一定的坏区管理策略,而管理坏区的前提是能比较可靠的进
行坏区检测。
如果操作时序和电路稳定性不存在问题的话,NAND
Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错,而是整个Pa
ge(例如512Bytes)中只有一个或几个bit出错。
对数据的校验常用的有奇偶校验、CRC校验等,而在NAND
Flash处理中,一般使用一种比较专用的校验——ECC。ECC能纠正单比特错误和检测双比特
错误,而且计算速度很快,但对1比特以上的错误无法纠正,对2比特以上的错误不保证
能检测。
ECC原理
ECC一般每256字节原始数据生成3字节ECC校验数据,这三字节共24比特分成两部分:6比
特的列校验和16比特的行校验,多余的两个比特置1,如下图所示:
[pic]
ECC的列校验和生成规则如下图所示:
[pic]
[pic]
用数学表达式表示为:
P4=D7(+)D6(+)D5(+)D4 P4`=D3(+)D2(+)D1(+)D0
P2=D7(+)D6(+)D3(+)D2 P2`=D5(+)D4(+)D1(+)D0
P1=D7(+)D5(+)D3(+)D1 P1`=D6(+)D4(+)D2(+)D0
这里(+)表示“位异或”操作

ECC的行校验和生成规则如下图所示:
……
标签:FLASH校验原理与实
NAND FLASH ECC校验原理与实现
本地下载

评论