资料介绍
EDA/PLD
Allegro 中走线等长设置进阶教程
发布日期：2009-3-6 22:07:36 文章来源：搜电 浏览次数： [pic]366
[pic][pic][pic]
在高速电路设计中,走线的等长显得越来越重要,因此设置等长这问题也就产生了,对于简
单走线等长在以前文档中都有涉及这里不再复述了,下面内容将给大家介绍一下有关Xne
t等长的设置问题, 如现在主板DDR, IDE 等部分设等长问题.
注意:
以下设置方法不是公板方式,是我自己摸索的设置方法,所以大家不必效仿,仅供参考!
如果大家有任何其它或简单方法也请分享一下经验!
在这之前首先介绍一下一个新个概念Xnet,见下图:
[pic]
我们把连续的几段由无源元件(如电阻,电容或电感)连接的net合称为一段Xnet.
大家知道Allegro中有两个常用的走线长度设置,PROPAGATION_DELAY, RELATIVE_
PROPAGATION_DELAY 都只能针对同一Net设置,
下面是一个具体案例:
[pic]
现在要求U1 到U2 的走线Net*A + Net*B等长, 误差为+/-
20Mil,最简单的方式就是分别设置Net*A等长和Net*B等长,误差各为+/-10Mil,
这样是可以达到要求,不过会加大Layout工程师绕线的难度,因为可能Net*A部分空间比较
大有足够的绕线空间,而Net*B部分没有空间绕线,所以就比较难达到要求.
如果一种设置能把Net*A与Net*B相加,然后再做等长比对,这样就可以解决问题了,
好的就是Allegro都早为这些问题考虑过了,只要把Net*A
与Net*B设置为一个Xnet问题就解决一半了.
下面内容将详细介绍怎样设置Xnet与Xnet等长.
第一部分: Xnet设置
(下面步骤可能有些简
我要上传