资料介绍
EDA
基于PCB 仿真的高速时钟电路设计研究
发布日期：2009-3-8 10:57:06 文章来源：搜电 浏览次数： [pic]108
[pic][pic][pic]1 引言
在目前正进行的北京正负电子对撞机二期升级改造工程(BECPII)
中,北京谱仪(BESIII) 的飞行时间(Time of Flight ,简称:TOF)
读出电子学需要对一种具有25ps 分辨率的数据驱动型时间测量器件- HPTDC(High
Performance TDC)
进行性能测试。为此,我们设计了一种具有更高精度的专用高精度信号发生器。由于时钟
电路是整个高速数字电路的核心部分,时钟信号的质量直接影响整个数字电路逻辑的正确
性以及整个电路的性能,因此,对信号发生器的时钟电路进行了大量的PCB
仿真,来研究高速时钟电路的设计,追求对于时钟电路设计的最佳方案。
2 仿真工具的选择
随着电子线路设计复杂程度的增加,以及人们对于电路性能要求的不断提高,越来越需要
一定的工具对设计进行验证和性能仿真。Candence
公司提供了一整套完整的电子线路仿真软件,包括VHDL 仿真、原理图仿真、PCB
仿真等等,对于电子工程师进行电路设计是十分有帮助的。这里,利用Candence
提供的强大的PCB 仿真工具SigNoise 来对高速时钟电路设计进行研究。
利用SigNoise 可以对PCB 设计的信号完整性(Signal integrity) 、电磁兼容性(
Electro Magnetic Compatibility)
进行分析,帮助电子设计工程师分析电路的信号传输延迟(Delay) 、噪声容限(Noise
Margin) 、串扰(Cross talk) 、电磁兼容性等等,及时修改PCB
设计,以获得最理想的信号完整性和电磁兼容性。
3 仿真模型的建立
Sig
我要上传