资料介绍
EDA
高速、高封装密度电路的噪讯对策技术
发布日期：2009-3-8 11:10:46 文章来源：搜电 浏览次数： [pic]99
[pic][pic][pic]
最近几年电子device高速化、高密度化的进步人目不暇给，电子回路也随着这股潮流朝
向高密度封装方向发展。虽然电子device的性能获得飞跃般的提升，相对的造成电子de
vice根本宿命更加复杂，也就是说祇要是与利用电气能量的技术，注定要与电子噪讯(n
oise)产生无法割舍的纠缠。
所谓的噪讯(电磁波EMI: Electro Magnetic interfere与静电SI:Static
interfere
)对策技术原本属于电路设计的范畴，而不是事后防止噪讯发生或是强化耐噪讯能力，根
本上必需根据设计条件赋与电路最适切的layout才是治本上策。
高速化、高密度化的冲击
电路高速化、高密度化对噪讯对策技术所带来的冲击，使得设计人员必需面临图1所示的
对策技术。
[pic]
图1 电路高速化、高密度化所带来的冲击与有效的噪讯对策技术
(1).电路高速化的冲击
电路高速化后影响最大莫过于电磁气现象，相对于物理尺寸的电气长度(频率×物理尺寸
)，基本上因频率数而变大，使得阻抗相对变得更加复杂，决定电流通路的阻抗(impeda
nce)之中有两个电抗(reactance)的影响最大，分别是:
• 电气长度的增加
频率越高相对的电气长度也越长，这意味着即使是相同的物理尺寸，由于波长的
因素，使得分布于电子组件与配线的电磁界也不尽相同。如果分布于电子组件与
配线的电磁界位相相同，且对外部都无影响时，基本上就可将处理对象视为近似
集中定数电路。事实上波长越短分布的电磁界位相如果不一样时，就必
我要上传