资料介绍
EDA/PLD
摘要：本文简要的总结了在高速数字设计中串联终端匹配和并联终端匹配的优缺点，并
对这两种匹配方式的终端匹配电阻处于不同位置时的匹配效果做了相应的仿真和深入的
分析，得出了串联终端匹配电阻对位置的要求没有终端匹配电阻严格这一结论，给出了
一些关于终端匹配电阻摆放位置的建议。为在PCB
设计中如何放置终端匹配电阻提供了理论和实践上的指导。
1 引言
随着半导体工艺的快速发展，信号上升时间愈来愈短，导致信号完整性问题日益突出；
另外，器件小型化趋势也日益明显，电路板的面积也越来越小，因此对PCB
板的布局要求也日益严格。这就要求高速PCB
设计工程师严格的去考虑各种器件的放置问题，包括滤波电容、匹配电阻等，在提高系
统的信号完整性的同时节省印制板面积。本文利用Mentor 公司的Hyperlynx
仿真软件对简单并联终端匹配和串联终端匹配方式进行了仿真和分析，研究不同位置的
匹配电阻对信号质量的影响。
2 并联终端匹配和串联终端匹配的优缺点
在高速数字设计中，电阻常被用来对传输线进行阻抗匹配，以消除传输线上的反射。最
典型简单的匹配方式有两种：简单并联终端匹配和串联终端匹配。简单并联终端匹配电
阻与具有极高输入阻抗的接收端并联，并且接地或者电源，以消除接收端的反射，优缺
点是能够比较精确的选择匹配电阻的阻值但是将消耗直流功率功耗。串联源端匹配电阻
与小输出阻抗的驱动器串联，以吸收接收端反射回来的信号，此方式的优缺点是不消耗
功率但是由于许多驱动器都是非线性的，如TTL
器件，其输出阻抗随着器件逻辑状态的变化而变化，从而导致匹配电阻的阻值难以确定
。故在要求低功耗的数字设计中，串联终端匹配方式更常用；并联终端匹配方式更多的
使用在模拟电路设计中，以牺牲功耗来满足其高精度的要求。本文将总结出串联终端匹
配方式的另一优点即其匹配电阻在PCB
板中对位置的要求没有简单并联终端匹配方式严格
我要上传