资料介绍
EDA/PLD
综合测试题
答卷人： 得分： 折合： 55%
一. 封装知识考核(7分)
(1) 请阐明BGA封装为什么比DIP封装先进.(2分)
(2) CSP封装的全称是什么?(2分)
(3) CSP封装比其他封装更为先进的地方表现在那些方面?(3分)
二. 下图为PCB板上的一条内存地址总线电路.
[pic]
给出条件:
1. 图中n=8,其中L1=L2=…=L8=1
inch；图中的传输线长度只考虑此8段,其他不考虑。
2. 驱动端的上升和下降时间都为1ns。
3. 传输线上每隔1 inch连接1个芯片负载。
4. 传输线上的单位寄生电容为3pf/inch.每个芯片的等效电容为6pf。
5. 传输线为带状线.介电常数为4.5，Z0=60欧姆.
6. 传输线中如果接入负载后的等效电容为C/=Cline+NCload/length。
(12分)
问题:
(1) 传输线不在不接入负载的情况下的等效电容C/为多少?它的等效电感呢?(4分)
(2) 传输线接入负载后的等效阻抗为Z/ 为多少?(3分)
(3) 传输线在接入负载和未接入负载情况下分别的传输速度是多少?(ps/inch)(5分)
三.根据下面的图示完成图后问题。(记住,为下降沿)
[pic]
(1)
完成下面的反射分析图.(要求,图中给出的为分线,分子请填入此时输出电压.分母为此时
该点电压值)(5+5分)
[pic]
-
[pic]
(2)
在上面相同的情况下如果,加入了始端串联匹配（不考虑信号在源端的反射）,请继续完
成上面两个图. (5+5分)
[pic]
[pic]
三. 判断计算后向串扰的饱和，完成下面的表格(14分)
[pic]
我要上传