资料介绍
EDA/PLD
(注意:通常 PCB Designer 不被允许修改线路设计.但有时为了紧急状况被要求在
Allegro 修改线路设计.一旦发生这种状况时,在 Design
结束后一定记得回去修改线路图.否则会造成设计图和 PCB不同步的现象.建议采用
FronttoBack 整合性完备及有比较能力的工具时,才能避免线路设计与 Layout
结果不同的情况.)
步骤:
1. 设定环境变数: 使用这项功能前必先启动 Logic_edit_enabled 环境变数.
在 Allegro 选择下拉式菜单指令 Setup>User Preferences…
在出现的窗口左边选择 Misc,并在右选的 Logic_edit_enabled
的方格中勾选如下:
[pic]
按 OK 离开.
2. 增加零件:
选择下拉式菜单的指令 Logic>Part Logic…
弹出的表格中列出几种选择零件的方式,我们以选择 Concept 零件为例.
[pic]
选择Library name
[pic]
.从 part table 中选出 100 欧姆的零件.
[pic]
.按close 离开.
.按close 离开 add component 窗口
被选到的零件内容列示在 Part Modification Area 如下:
[pic]
.在 Part Selection Area 的 RefDes Filter :输入 R*将列出 design
中所有电阻零件的编号值作为参考.
.在 Part Modification Area 的 RefDes 栏位内填上 R19.
.按 Add 将零件加入结果如下:
[pic]
按 OK离开.
3. 摆好零件 利用 Place 指令选择 R19 将它摆到 CPU 如
我要上传