首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > 如何在Allegro中如何进行设计重用

如何在Allegro中如何进行设计重用

资料介绍
EDA/PLD

在PROTEL
DXP2004中的DRC规则检查项目,对于一些英文水平较薄弱的朋友是一个大难题,特和同事
对其进行整理一下,英文水平有限,仅供参考:
PROTEL DXP2004 DRC 规则英文对照
一、Error Reporting 错误报告
A:Violations Associated with Buses 有关总线电气错误的各类型(共12项)
1. bus indices out of range 总线分支索引超出范围
2. Bus range syntax errors 总线范围的语法错误
3. Illegal bus range values 非法的总线范围值
4. Illegal bus definitions 定义的总线非法
5. Mismatched bus label ordering 总线分支网络标号错误排序
6. Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线
7. Mismatched bus widths 总线宽度错误
8. Mismatched bus section index ordering 总线范围值表达错误
9. Mismatched electrical types on bus 总线上错误的电气类型
10. Mismatched generics on bus (first index) 总线范围值的首位错误
11. Mismatched generics on bus (second index) 总线范围值末位错误
12. Mixed generics and numeric bus labeling 总线命名规则错误
B:Violations Associated Com
如何在Allegro中如何进行设计重用
本地下载

评论