资料介绍
EDA/PLD
,打开allegro setup---electrical constraint spreadsheet-->net-->routing--
>relative propagation delay
2,鼠标右键system下面的文件名（brd 文件名）-->creat-->match group--
>输入一个自定义的name（比如PCI1)
3,鼠标右键PCI1--membership-->match group--
>选中所有需要长度设定的net到members
4,pin pairs 选longest pin pair， scope选global relative delay--
>delta:tolerance(mil),在下面填入公差（比如0mil：100mil）
5,route 完成以后actual里面就会有net
长度显示，如果全部绿色则满足规则，所有的net相互之间的长度差别在100mil以内
如果是红色的，则说明不满足规则，看正负分别表示长或者短,调整至绿色ok
我要上传