首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > EDk的一些程序,可以当做示例来参考

EDk的一些程序,可以当做示例来参考

资料介绍

详细说明:EDk的一些程序,可以当做示例来参考。开发环境为ISE10.0或更高版本。

EDKlab
......\lab1
......\....\blkdiagram
......\....\data
......\....\etc
......\....\hdl
......\....\...\elaborate
......\....\...\.........\lmb_bram_elaborate_v1_00_a
......\....\...\.........\..........................\hdl
......\....\...\.........\..........................\...\vhdl
......\....\implementation
......\....\..............\cache
......\....\..............\clock_generator_0_wrapper
......\....\..............\debug_module_wrapper
......\....\..............\dlmb_cntlr_wrapper
......\....\..............\dlmb_wrapper
......\....\..............\ilmb_cntlr_wrapper
......\....\..............\ilmb_wrapper
......\....\..............\lmb_bram_wrapper
......\....\..............\mb_plb_wrapper
......\....\..............\microblaze_0_wrapper
......\....\..............\micron_ram_util_bus_split_1_wrapper
......\....\..............\micron_ram_wrapper
......\....\..............\proc_sys_reset_0_wrapper
......\....\..............\rs232_port_wrapper
......\....\..............\..................\xlnx_auto_0_xdb
......\....\..............\..................\...............\tmp
......\....\..............\xlnx_auto_0_xdb
......\....\..............\...............\tmp
......\....\..............\...............\...\ise
......\....\..............\...............\...\...\__OBJSTORE__
......\....\..............\...............\...\...\............\Autonym
......\....\..............\...............\...\...\............\common
......\....\..............\...............\...\...\............\HierarchicalDesign
......\....\..............\...............\...\...\............\..................\HDProject
......\....\..............\...............\...\...\............\STE
......\....\..............\...............\...\...\............\_ProjRepoInternal_
......\....\..............\...............\...\...\__REGISTRY__
......\....\..............\...............\...\...\............\Autonym
......\....\..............\...............\...\...\............\bitgen
......\....\..............\...............\...\...\............\common
......\....\..............\...............\...\...\............\Cs
......\....\..............\...............\...\...\............\HierarchicalDesign
......\....\..............\...............\...\...\............\..................\HDProject
......\....\..............\...............\...\...\............\map
......\....\..............\...............\...\...\............\ngdbuild
......\....\..............\...............\...\...\............\par
......\....\..............\...............\...\...\............\STE
......\....\..............\...............\...\...\............\...\bitgen
......\....\..............\...............\...\...\............\...\map
......\....\..............\...............\...\...\............\...\ngdbuild
......\....\..............\...............\...\...\............\...\par
......\....\..............\...............\...\...\............\...\trce
......\....\..............\...............\...\...\............\trce
......\....\..............\...............\...\...\............\_ProjRepoInternal_
......\....\microblaze_0
......\....\............\code
......\....\............\include
......\....\............\lib
......\....\............\libsrc
......\....\............\......\bram_v1_00_a
......\....\............\......\common_v1_00_a
......\....\............\......\..............\src
......\....\............\......\cpu_v1_11_a
......\....\............\......\...........\src
......\....\............\......\emc_v2_00_a
......\....\............\......\standalone_v2_00_a
......\....\............\......\..................\src
......\....\............\......\..................\...\profile
......\....\............\......\uartlite_v1_12_a
......\....\............\......\................\src
......\....\pcores
......\....\synthesis
......\....\.........\xlnx_auto_0_xdb
......\....\.........\...............\tmp
......\....\.........\...............\...\ise
......\....\.........\...............\...\...\__OBJSTORE__
......\....\.........\...............\...\...\............\Autonym
......\....\.........\...............\...\...\............\common
......\....\.........\...............\...\...\............\STE
......\....\.........\...............\...\...\............\_ProjRepoInternal_
......\....\.........\...............\...\...\__REGISTRY__
......\....\.........\...............\...\...\............\Autonym
......\....\.........\...............\...\...\............\common
......\....\.........\...............\...\...\............\STE
......\....\.........\...............\...\...\............\...\xst
......\....\.........\...............\...\...\............\xst
......\....\.........\...............\...\...\............\_ProjRepoInternal_
......\....\TestApp_Memory
......\....\..............\src
......\....\__xps
......\....\.....\.dswkshop
......\lab2
......\....\blkdiagram
......\....\data
......\....\etc
......\....\hdl
......\....\...\elaborate
......\....\...\.........\lmb_bram_elaborate_v1_00_a
......\....\...\.........\..........................\hdl

标签:FPGA资源Xilinx
EDk的一些程序,可以当做示例来参考
本地下载

评论