FPGA的配置及接口电路

FPGA的配置及接口电路
FPGA的配置及接口电路
与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形
成是由配置数据决定的。这些配置数据通过外部控制电路或微处理器加载到FPGA内部的
SRAM中，由于SRAM的易失性，每次上电时，都必须对FPGA进行重新配置，在不掉电的情
况下，这些逻辑结构将会始终被保持，从而完成用户编程所要实现的功能。
FPGA的配置方式分为主动式和被动式，数据宽度有8位并行方式和串行方式两种。在
主动模式下，FPGA在上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内
部结构映射；而在被动模式下，FPGA则作为从属器件，由相应的控制电路或微处理器提
供配置所需的时序，实现配置数据的下载。
1配置引脚
FPGA的配置引脚可分为两类：专用配置引脚和非专用配置引脚。专用配置引脚只有在
配置时起作用，而非专用配置引脚在配置完成后则可以作为普通的I／O口使用。

专用的配置引脚有：配置模式脚M2、M1、M0；配置时钟CCLK；配置逻辑异步复位PROG，
启动控制DONE及边界扫描TDI，TDO，TMS，TCK。非专用配置引脚有Din，D0：D7，CS，W
RITE，BUSY，INIT。

在不同的配置模式下，配置时钟CCLK可由FPGA内部产生，也可以由外部控制电路提供。

2 FPGA的配置模式
FPGA共有四种配置模式：从串模式(Slave
Serial)，主串模式(MasterSerial)，从并模式(Slave Farallel／S e 1 e c
tMap)以及边界扫描模式(Boundary-
Scan)。具体的配置模式由模式选择引脚M2、M1、M0决定。
3配置过程
（1）初始化