资料介绍
SATA走线规范
PCB设计挑战和建议
作为PC、服务器和消费电子产品中重要的硬盘驱动器接口，串行ATA（SATA）发展迅猛并
日益盛行。随着基于磁盘的存储在所有电子市场领域中变得越来越重要，系统设计工程
师需要知道采用第一代SATA（1.5Gbps）和第二代SATA（3.0Gbps）协议的产品设计中的
独特挑战。此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更
强，而不仅仅是简单地代替并行ATA.充分利用这些新特性并克服设计中存在的障碍，对
成功推出采用SATA接口的产品非常关键。
日趋复杂的PCB布局布线设计对保证高速信号（如SATA）的正常工作至关重要。由于第一
代和第二代SATA的速度分别高达1.5Gbps和3.0Gbps，因此铜箔蚀刻线布局的微小改动都
会对电路性能造成很大的影响。SATA信号的上升时间约为100ps，如此快的上升时间，再
加上有限的电信号传输速度，所以即使很短的走线也必须当成传输线来对待，因为这些
走线上有很大部分的上升（或下降）电压。
高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。为保证采用FR4
PCB板的SATA设计正常工作，必须遵守下面列出的FR4
PCB布局布线规则。这些规则可分为两大类：设计使用差分信号和避免阻抗不匹配。
高速差分信号设计规则包括：
SATA是高速差分信号，一个SATA连接包含一个发送信号对和一个接收信号对，这些差分
信号的走线长度差别应小于5mil.使差分对的走线长度保持一致非常重要，不匹配的走线
长度会减小信令之间的差值，增加误码率，而且还会产生共模噪声，从而增加EMI辐射。
差分信号线对应该在电路板表层并排走线（微带线），如果差分信号线对必须在不同的
层走线，那么过孔两侧的走线长度必须保持一致。
差分信号线对的走线不能太靠近，建议走线间距是走线
我要上传