PND PCB Layout设计规范

PND PCB Layout设计规范PND PCB Layout 设计规范
一、DDR 布线规范：
1、布线时尽量避免 DDR 的线跨接分割的电源层。 2、建议的布线顺序： 1）电源端接电阻，和 VREF。 2）布数据线。 3）布地址线和命令线。 4）布控制线。 5）布时钟线。 3、布局时应注意以下几点： 1） Data Bus 串联的匹配电阻尽量靠近信号源端（即 CPU）放置 2） 退耦电容尽量靠近 DDR 的对应管脚摆放 3） VDD_REF 参考电压的小电容应靠近 DDR 的管脚放置，确保 DDR 的每 一个管脚至少有一个电容 4、布线时应注意以下几点： 1） 间距方面的要求： a) CLK、DQS 信号与其它信号至少保持 12mil 以上的 space b) DATA 信号与其它信号至少保持 15mil 以上的 space（DATA 信号组与 组之间也要有 15mil 以上的 space） c) ADDR、CTRL 信号与其他信号至少保持 15mil 以上的 space 2） DDR 所有 DATA、ADDR、CTRL 信号单线阻抗控制在 50ohm， 3） X_MCLK_O、X_MCLKB_O 和 MCLK_O、MCLKB_O 差分阻抗控制在 90－120Ohm 4） X_MCLK_O、X_MCLKB_O和MCLK_O、MCLKB_O分别以差分形式布 线，抑制共模噪声 5） 对 ADDR、CTRL 的 Y 型拓扑接法应注意将过孔放置在两 SDRAM 之间， 确保两分叉的长度相同且短

6） 同组信号相同层完成，同一信号若换层，要有共同的地回流平面，若没有 共同地平面需要在换层处加地孔 7） 所有的布线尽量少过孔 5.DDR 网络分组定义： Four data groups: 8xDQ + DQS + DQM Address and commands Differential clock pair