首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > verilog

如何写好状态机

积分：0分 　　关键词：状态机，Verilog，Synplify Pro，FSM

夏宇闻著作《从算法设计到硬线逻辑的实现》有限状态机

积分：0分 　　关键词：有限状态机，Verilog HDL，时序逻辑，可综合风格，阻塞赋值，FPGA，ASIC

夏宇闻著作《从算法设计到硬线逻辑的实现》虚拟器件和虚拟接口模型

积分：0分 　　关键词：虚拟器件，虚拟接口模型，大型数字系统，宏单元，Cores，RTL，Verilog HDL，VHDL

夏宇闻著作《从算法设计到硬线逻辑的实现》基本运算逻辑和它们的Verilog HDL模型

积分：0分 　　关键词：基本运算逻辑，Verilog HDL模型，加法器，乘法器，流水线

夏宇闻著作《从算法设计到硬线逻辑的实现》从算法设计到硬线逻辑的实现

积分：0分 　　关键词：算法设计，硬线逻辑，复杂数字逻辑系统，Verilog HDL，数字信号处理，计算，数据结构，体系结构

夏宇闻著作《从算法设计到硬线逻辑的实现》不同抽象级别的Verilog HDL模型

积分：0分 　　关键词：Verilog HDL模型，抽象级别，UDP

夏宇闻著作《从算法设计到硬线逻辑的实现》Verilog HDL的基本语法.

积分：0分 　　关键词：Verilog HDL，基本语法，系统级，算法级，RTL级，门级，开关级

夏宇闻著作《从算法设计到硬线逻辑的实现》CPU设计简介

积分：0分 　　关键词：CADENCE，Mentor，Xilinx，Altera，CPU设计，Verilog HDL，RISC CPU，设计实例，LWB，ModelSim，Xilinx3098，Altera Flex10K10

Synplify工具使用指南_华为文档

积分：0分 　　关键词：Synplify，UNIX，Script，HDL Analyst，Tcl，FPGA，Verilog，时间约束，速度优化

velilog hdl

积分：0分 　　关键词：Verilog HDL，Verilog，HDL，表达式，门电平模型化，用户定义原语，数据流模型化，行为建模，结构建模

完整数字频率计 verilog代码

积分：0分 　　关键词：数字频率计，verilog

中兴微电子所SOC教程

积分：0分 　　关键词：SOC，微处理器指令集，CISC，RISC，嵌入式系统，FPGA，System C，Verilog

ALATEK AL16450 IP

积分：0分 　　关键词：ALATEK，AL16450，IP Core，VHDL，Verilog， FPGA

ALATEK AL16450 IP Core Application Note

积分：0分 　　关键词：ALATEK，AL16450，IP Core，FPGA，VHDL，Verilog

Implementing Keypad Scanners with_xapp512

积分：0分 　　关键词：Xilinx，CoolRunner-Ⅱ，CPLD，Verilog Code

CRC校验参考设计 IEEE 802.3 Cyclic Redundancy Check参考设计

积分：0分 　　关键词：XAPP209，Verilog，CRC，IEEE

can代码

积分：0分 　　关键词：CVS，Verilog，CAN

|‹ « 34 35 36 37 38 39 » ›|
下载排行
  • 本周
  • 本月
  • 总榜
快捷入口