电磁兼容性整改的几种方法

高速电路的信号完整性分析
高速电路的信号完整性分析
|[日期：2005-7|来源：电子技术应用  作者：孙宇贞 |[字体：大 |
|-25] | |中 小] |


[pic][pic]
   
摘要：介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因，从理论和计
算的层面上分析了高速电路设计中反射和串扰的形成原因，并介绍了IBIS仿真。
    关键词：信号完整性 反射 串扰 IBIS仿真
随着半导体技术和深压微米工艺的不断发展，IC的开关速度目前已经从几十MHz增加
到几百MHz，甚至达到几GHz。在高速PCB设计中，工程师经常会碰到误触发、阻尼振荡、
过冲、欠冲、串扰等信号完整性问题。本文将探讨它们的形成原因、计算方法以及如何
采用IBIS仿真方法解决这些问题。
[pic]
1 信号完整性定义
信号完整性（Signal
Integrity，简称SI）指的是信号线上的信号质量。信号完整性差不是由单一因素造成的
，而是由板级设计中多种因素共同引起的。破坏信号完整性的原因包括反射、振铃、地
弹、串扰等。随着信号工作频率的不断提高，信号完整性问题已经成为高速PCB工程师关
注的焦点。
2 反射
2．1 反射的形成和计算
传输线上的阻抗不连续会导致信号反射，当源端与负载端阻抗不匹配时，负载将一部
分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负；如果负载阻抗大于源阻
抗，反射电压为正。反射回来的信号还会在源端再次形成反射，从而形成振荡。现以图
1所示的理想传输线模型为例，分析与信号反射有关的重要参数。
图1，理想传输线L被内阻为R0的数字信号驱动源Vs驱动，传输线的特性阻抗为Z0，负
载阻抗为RL。如果终端阻抗（B点）跟传输线阻抗（A点）不匹配