首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 嵌入式系统 > 强大的工具FPGA Editor(三)修改PLL的属性

强大的工具FPGA Editor(三)修改PLL的属性

资料介绍
经过漫长等待,终于编译完了,结果时序不满足。脾气再好,恐怕也有点上火。这时候,可能你想要降低些频率来迎合setup time,也可能想调整一点相位来迎合offset in。无论如何,先让时序过关跑一下。这个场合又是FPGA Editor出场的时刻了。

强大的工具FPGA Editor(三)修改PLL的属性


经过漫长等待,终于编译完了,结果时序不满足。脾气再好,恐怕也有点上火。这时候
,可能你想要降低些频率来迎合setup time,也可能想调整一点相位来迎合offset
in。无论如何,先让时序过关跑一下。这个场合又是FPGA Editor出场的时刻了。

还是先在list栏找到PLL,选中并打开。
[pic]
[pic]

PLL窗口的上半部分是PLL_ADV的IO,下边有部分属性,我们首先修改一下输出的时钟频
率。影响输出频率的有三个因素:CLKFBOUT_MULT,DIVCLK_DIVIDE,以及CLKOUT对应的DI
VIDE。输出频率=输入频率*CLKFBOUT_MULT/DIVCLK_DIVIDE/CLKOUT对应的DIVIDE。仔细
看过下面的属性,除了DIVCLK_DIVIDE之外,并没有发现其他两个。
[pic]
其实,更多属性都在另外一个窗口中,单击按钮栏中的“F=”按钮。
[pic]
[pic]
这下所有属性都找到了,按照需要自己修改,然后apply,然后保存,然后bitgen重新生
成bit文件就可以了。
如果要修改相位也很简单,只要修改CLKOUTn_PHASE属性就可以了。
[pic]
……
标签:FPGAEditor
强大的工具FPGA Editor(三)修改PLL的属性
本地下载

评论