首页|嵌入式系统|显示技术|模拟IC/电源|元件与制造|其他IC/制程|消费类电子|无线/通信|汽车电子|工业控制|医疗电子|测试测量
首页 > 分享下载 > 常用文档 > AS和JTAG配置方式.pdf

AS和JTAG配置方式.pdf

资料介绍
AS和JTAG配置方式.pdf
欢迎加入 EDN 网站 FPGA/CPLD 助学小组 http://group.ednchina.com/1375/




AS 和 JTAG 配置方式
与 CPLD 不同,FPGA 是基于 SRAM 结构的(Actel 也有基于 Flash 结构的 FPGA,
但不是今天讨论的重点),所以 FPGA 每次上电都需要重新配置,而不像 CPLD 那
样能够直接运行固化在芯片内的代码。大家对 JTAG 的下载也许都很熟悉了,但
是转到 FPGA 的时候多多少少有些迷惑。怎么出现配置芯片了呢?为什么有不同
的下载电缆,不同的下载模式呢?
FPGA 器件有三类配置下载方式:主动配置方式(AS)、被动配置方式(PS)
和最常用的基于 JTAG 的配置方式。
AS 方式由 FPGA 器件引导配置操作过程,它控制着外部存储器和初始化过程,
EPCS 系列配置芯片如 EPCS1、EPCS4 等配置器件专供 AS 模式。使用 Altera 串行
配置器件来完成,FPGA 器件处于主动地位,配置器件处于从属地位。配置数据
通过 DATA0 引脚送入 FPGA。配置数据被同步在 DCLK 输入上,1 个时钟周期传送
1 位数据。
PS 方式则由外部计算机或其它控制器控制配置过程。通过加强型配置器件
(EPC16,EPC8,EPC4)等配置器件来完成,在 PS 配置期间,配置数据从外部储
存部件通过 DATA0 引脚送入 FPGA。配置数据在 DCLK 上升沿锁存,1 个时钟周期
传送 1 位数据。
JTAG 接口是一个业界标准,主要用于芯片测试等功能。使用 IEEE Std 1149.1
联合边界扫描接口引脚,支持 JAM STAPL 标准,可以使用 Altera 下载电缆或主
控器来完成……
标签:ASJTAG配置方式
AS和JTAG配置方式.pdf
本地下载

评论